1新型电荷泵电路的结构设计
1所示为新型电荷泵电路图，其中鉴相鉴频器PFD为无死区PFD，中间的电路是由一些逻辑控制电路、频率电压转换器FVC及FVC控制的电压电流转换器VCC构成，而末端的新型电荷泵CP是由传统的电荷泵及FVC后端的电流源构成。
当环路未锁定时， PFD输出控制信号使得CP充放电，改变VCO的控制电压。同时，为了增加此时的电流， PFD另两端输出分别输入到up和dn的逻辑控制电路，产生控制信号（ 1， 2， 3和'1， 2， 3） ，再经过FVC使频率信号转变成电压信号（ V up和Vdn） ，控制后端的VCC，输出额外电流（ I up和Idn） ，在非锁定时增加总电流，以此来减小锁定时间。当锁定时， up和dn两端的电流相等，不影响其正常的工作状态。
2新型电荷泵电路的电路设计
2为无死区PFD电路，它由两个D触发器，一个与门，一个延时电路及四个输出buffer构成。
当Fref信号的相位超前时， UP输出高信号，会触发电荷泵的对输出电容充电；同理，当F ref信号的相位滞后时， DN输出高信号，会触发电荷泵的对输出电容放电。由于PFD输出电压范围很小，并不能完全控制后端CP的是数字开关，所以要使输出电压可以控制数字开关必须加一个缓冲器，即比较器，其输出电压为0 V和3 V.为比较器电路，电源电压为3. 3 V，具有结构简单，输出的特点。其中PM OS管PM1一直工作于线性区，这样可以提高输出的高电平电压。当输入IN1电压高于IN 2，输出电压OU T为3 V；同理当输入IN 2电压高于IN1，输出电压OU T为0 V.为比较器的DC分析图，从图中可以看出其输出当两端输入差距较小时，可以很的输出数字的高低电平。
（ 5）为CP的控制电路，这是以文献中的FVC电路为基础而部分改进的电路。由输出信号控制的1为低时， PM1导通，此时电流源I c给电容C1充电，接着， 1变为高电平， PM1截至，2信号变成高电平， C 1上电荷的一半被分配C 2上，使C 2上的电压抬高，接着2变成低电平，3变成高电平，给C1上的电荷放电到地。当第二个周期到来时，电路继续给C 1的充电， C 2原来电压为V/ 2，由于C 1上再次的充电电压为V，平均分配到每一个电容上的电压变为3 V / 4，接着C 1又会因为2变成低电平，3变成高电平，而放电到地。如此重复，使得输出端电压不断升高。其中由f in经反相所控制的NM 1的作用是使得f in在低电平时， C 1放电更加彻底；而由2经反相控制的NM 4这个NM OS电容是为了减小电荷注入和时钟馈通，使得输出信号更加稳定。
终输出端（即C 2上）的电压可以表示成：Vgain= V （12+122+ 1 2 3 + 1 2 n）
使得C 2上的电压终达到V.其中的控制电路逻辑的实现也较为关键，是设计的逻辑控制电路。为信号的时序图，如（ a）所示，当输入信号f in的高电平时间大于delay 1时，电容C 1在de lay 1时间内充电，在2内放电给C 2，在3时间内放电到地，而电容C 2在每个周期内不断储存电荷，终达到其电位上限V；而如（ b）所示，当输入信号f in的高电平时间小于delay 1时，输出1信号始终为低电平，这样使得2、3信号都为低电平，所以FVC电路输出时钟为低电平，对于后端控制的FCC无影响。在电路中增加了NM 1管是为了增加其电荷的泄放到地的通路，因为如（ b）所示，当1、2与3同时为低电平时，电流源I c始终对电容C 1充电，使得C 1上的电位不断上升，会使电路出现异常。
8为FVC输出端的输出波形。
电压电流转换器VCC是由简单的电压控制电阻与电流镜电路构成，如所示，这种电压控制电阻具有良好的线性V I线性特性
，0给出了其DC分析图，从图中可以看出，当输入的控制电压大于0. 7 V左右时，会有电流产生，且与输入电压成线性关系，这一电流通过电流镜的镜像过程输出到电荷泵的输出端，在锁相环没有锁定时给CP的输出提供额外的电流，以减小其锁定时间。
在电荷泵设计方面，我们采用传统的设计结构，其在输出上具有低失配，低抖动等特点，如1所示，电荷泵中的电流镜采用精密的电流镜设计，开关管为了减小时钟馈通和电荷注入的影响，采用了尺寸相同的互补传输门逻辑，由于时钟馈通与电荷共享产生的电荷数与开关管单位宽度的交叠电容成正比，所以我们使用小尺寸的晶体管作为开关管。同时，在差分输入开关管的两条通路中间，采用了单位增益放大器，以此来解决电荷共享。
单位增益放大器部分增加了滤波器设计，其中b点与单位增益放大器负级的输入之间增加一个电阻，同时并联一个到地的电容，即一个滤波电路，正极输入也结合了后端的环路滤波器做了调整，这样做的目的是减小b点对输出a点的影响。当电路锁定时，每个工作周期内， N 2、N3作为通路导通，但是当复位时间到来时， N 1、N 4也会导通，此时b点的跳变会直接影响输出a点。增加这个滤波器可以滤除部分电流阶跃的高频部分，减小对输出的影响。
3仿真结果及讨论
12为传统与新型锁相环路锁定时间的对比图。
本次电路应用于数字电视调谐器的锁相环中， VCO的控制电压为0到33 V，其主要参数由给出，可以看出锁定时间由原来的9 ms降到了4. 5 ms，降低了50.
4结论
本文设计了一种降低锁相环锁定时间的电荷泵，通过增加PFD输出的缓冲级、逻辑控制电路、频率到电压转换电路（ FVC）以及电压到电流转换电路（ VCC） ，锁相环锁定时间由原来的9 ms降低到4. 5 ms，降低了50 .
QQ交流群
