新型式电荷泵的构架预设和体系剖析

来源:网络  作者:网络转载   2019-10-09 阅读:1007

  1设计分析

  简单电荷泵电路模型如1所示。

  当信号UP为高时,开关与A点连接,V C通过上面的电流源I UP对电容充电;当信号D W为高时,开关与B点相连,V C通过下面的电流源I DW放电;如果U P和D W都为低,则开关位于N点,V C保持不变。

  但是,在实际的电荷泵电路中存在着漏电流、过冲注入电流、泵开关延时不同等非理想因素。

  1. 1漏电流

  电荷泵设计中一个重要的考虑因素是漏电流,1简单电荷泵模型漏电流可能由电荷泵本身产生,也可能由一些片上变容二极管或者电路板上的漏电流造成。在亚微米工艺中很可能出现高达1 nA的漏电流。漏电流引起的相位偏差通常可以忽略不计,但是它对输入参考源频率突变的抑制能力却有很大的影响。设电荷泵电流为I cp,则由电荷泄漏I leak引起的相位偏差为:<ε=2πI leak I cp(1)对于三阶电荷泵锁相环,输出时钟对输入参考源频率突变的抑制能力为:P r =20 lg 2 I cp R 2π<εK VCO 2 f ref - 20 lg f ref f p l(2)

  式中R为环路滤波器的电阻值,K VCO为VCO的增益,f ref为参考时钟频率,f p l为滤波器的极点频率,I cp为泵电流。如果环路是过阻尼的,为避免过冲现象和温度变化的影响,则环路带宽f BW在分频比为N时可表示为:f BW≌I cp RK VCO 2πN(3)则(2)式变为:P r =20 lg Nφεf BW 2 f ref - 20 lg f ref f p l(4)如果激励不能满足一定要求,环路带宽将会变得更窄,或者电荷泵电流必须增加。因此设计中应尽量避免漏电流的产生。

  1. 2失配现象

  在CMOS电荷泵中,通常分别采用PMOS和NMOS作为UP和DW信号的开关,当UP和DW信号控制电荷泵充放电时,将会产生电流失配和开关时间延时失配。设鉴频鉴相器( PFD)的输出打开时间、参考时钟周期、电荷泵的失配电流分别用Δt on、Tref、Δi表示,则相位偏差的表达式如式(5)< 2 >:| <ε| =2πΔt on T ref I +Δi I - 1 =2πΔt on T refΔi I(5)

  假定Δi >0,则激励级可以类似地从(4)式和(5)式得到。用Δq/Q代替(5)式中的Δi/ I就可推广到其它失配情况,这里Δq表示电荷失配,Q表示在参考时钟周期内的总电荷,即:

  ΔtonI.上式说明在设计PFD和电荷泵时,应尽量减小打开时间以减小失配,并减小PLL输出的边带噪声。

  2CMOS电荷泵的常用结构

  2. 1单端电荷泵

  一般电荷泵电路以单端结构为主,因为其不需要增加额外的环路滤波器且功耗较低。如所示是基本的单端电荷泵电路。

  2 (a)中的电荷泵开关位于MOS管电流源的漏端。该电路主要存在两个问题。,当UP开关关断后,M2漏端的寄生电容被充电至vdd.当UP开关导后,M2的漏端电压从vdd开始下降,在M2的漏端电压达到小饱和电压之前,M2处于线性电阻区。因此,在M2的漏端储存的电荷和流过M2的电流会对负载电容产生一个过冲注入电流,即会产生跳跃现象;同理,对NMOS管M1也存在上述情况。第二,当UP和DW开关都关断时,M2的漏端电位被拉高至vdd,M1的漏端电位则被拉低为gnd,输出OUT保持不变;当开关导通时,由于两点电位不同,M1和M2的漏端以及环路滤波器之间存在电荷分配的问题,造成输出产生抖动,这种抖动相当于噪声源,会影响电荷泵性能。

  2 (b)中的电荷泵开关位于MOS管电流源的栅极。该结构能够很好地使MOS管电流镜工作在截止区或饱和区。当电路放电时, M2和M4截止,M2漏端的寄生电容不会被充电,从而避免了过冲电流的产生。但是当电荷泵的输出电流很大,并且为了提高匹配性能而使用了长沟道器件时,M1和M2的栅电容将会起很大的影响。同时,g M3和g M4影响了开关时间常数,因此,为了得到比较好的开关速度,M3和M4的偏置电流不能太小。

  2 (c)中的电荷泵开关位于MOS管电流源的源端。该电路中,M1,M2始终处于饱和区。由于开关只连到单个管子上,寄生电容较小,所以这种结构比2 (b)所示结构具有更快的开关时间。同时,gM3和gM4不会影响开关时间,所以,即使在高输出电流的情况下也可以使用低电流偏置。

  除了上述传统结构,还有多种结构可以提高电路性能,如3所示。3 (a)所示的电路中引进了运放,可以克服2 (a)所示电路的抖动问题。当UP和DW开关关断时,UPB和DWB开关导通,M1和M2的漏端电位不会被拉高为vdd或者拉低为gnd,于是降低了开关打开时的电荷分配效应。当电荷泵的寄生电容与环路滤波器的电容大小相差不大时,这种结构非常有用。但是为了使运放的输出电流与IUP和IDW相匹配,输出和共模输入电压从gnd变化到vdd,运放需要做得很大。因此,运放将会占据很大的版图面积,使电荷泵电路的设计更为复杂。

  3 (b)所示电路的性能与 ( a)所示电路相近,但是电流舵开关改善了开关时间,提高了单端电荷泵的速度。该电路大的缺点是PMOS管和NMOS管之间的失配会影响性能。采用 ( c)所示的电路可以克服这个缺点。该电路只用NMOS管做开关,避免了PMOS管和NMOS管之间的失配。

  但是,采用PMOS管的电流镜会影响电荷泵的速度。

  而且充电电流流过PMOS电流镜,放电电流却没有流过PMOS电流镜,所以,电流镜的性能还是限制了电荷泵的性能。

  比较以上结构可以看出,由于结构简单,功耗低以及比较好的开关时间,源端开启的电荷泵结构更有优势。

  4所示就是对 (c)所示电路的改进结构。

  M4~M13构成共源共栅电流镜,增加了输出阻抗,减小了输出电压对电流的影响。M1和M14是电荷泵的开关,适当地选择它们的尺寸使得开关失配和打开时间都小。当电荷泵打开时,M2、M3和M15用来提供相同的偏置电流。MC1和MC2可以降低对栅极的电荷耦合,并且增加了开关速度。

  43 ( c)电路的改进结构

  2. 2差分电荷泵

  如所示是一种全差分电荷泵电路,该电路采用了交叉耦合电流舵结构< 1 >。交叉耦合结构确保NMOS(M9~M10)和PMOS(M1~M2)电流源始终处于饱和区,因此减小了电荷分配效应。

  该电路由两个完全一样的支路构成,两个支路工作在相反的相位,并且分别与一个环路滤波器相连。NMOS开关(M5~M6)和PMOS开关(M3~M4)之间的失配表现为共模偏移,而共模偏移可以被后面的环路滤波器和压控振荡器(VCO)所抑制。

  6所示是差分电荷泵的另一种结构。其中M1~M8为共源共栅差分电流开关,M9~M24为NMOS和PMOS电流镜,M25~M28为共模反馈电路。采用共源共栅电流镜,提高了输出阻抗。

  全差分结构的电荷泵与单端结构相比具有以下优点。,降低了PMOS管和NMOS管之间的失配对整个性能的影响。原来要求PMOS和NMOS相匹配的地方,只需要PMOS或NMOS自身之间的匹配即可。

  6全差分电荷泵的另一结构第二,由于全对称的结构,差分电荷泵只用NMOS管做开关管,UPB和DWB信号的反相延时不会产生偏移。

  第三,对于在低电压下工作的情况,单端电荷泵有限的输出电压范围无法满足VCO特定的调节范围,而差分结构可使输出电压摆幅增大一倍。

  后,在有片上环路滤波器时,具有两个环路滤波器的差分电荷泵对电源、地以及衬底的抗噪性能更好。

  3比较与应用

  根据以上分析,电荷泵的结构大致上可以分为以下四类。

  (1)传统三态型(, (a) ,)特点是功耗低,速度中等,时钟偏移中等。主要应用于低功耗频率合成器、数字时钟发生器。

  (2)电流舵型( (b) )特点是静态功耗低,速度高,时钟偏移中等。主要应用于高速PLL,数字时钟发生器。

  (3)差分输入单端输出型( ( c) )功耗中等,速度中等,时钟偏移小。应用于低偏移的数字时钟发生器和频率合成器。

  (4)全差分型(,)静态功耗低,速度高,线性度好,时钟偏移小,能够有效地克服漏电流和噪声干扰。应用于高速单片PLL芯片和频率合成器。

  4结论

  本文介绍了CMOS电荷泵的几种常用结构,并对其性能特点进行了分析比较。绝大多数PLL中的电荷泵都属于上述四种中的一种,但是在实际应用中需要根据PLL的性能要求,例如时钟偏移、大允许漏电流、VCO的输入电压范围、功耗、速度等来选择合适的结构。

标签: 电荷
打赏

免责声明:
本站部份内容系网友自发上传与转载,不代表本网赞同其观点;
如涉及内容、版权等问题,请在30日内联系,我们将在第一时间删除内容!

购物指南

支付方式

商家合作

关于我们

微信扫一扫

(c)2008-2018 DESTOON B2B SYSTEM All Rights Reserved
免责声明:以上信息由相关企业或个人自行免费发布,其真实性、准确性及合法性未证实。请谨慎采用,风险自负。本网对此不承担任何法律责任。

在线咨询

在线咨询:

QQ交流群

微信公众号