2CPPLL的结构和工作原理CPPLL的结构如图1所示，它由四大部分组成：①鉴频鉴相器PFD.它负责监测输入信号与反馈信号的相位差和频率差，并相应地启动电荷泵；②电荷泵CP.它受PFD控制而开启，并打开环路滤波器的充／放电回路；③环路滤波器LF.通过电荷泵的充／放电作用，生成一个控制电压，用来驱动压控振荡器工作；④压控振荡电荷泵锁相环的全数字DFT测试法范木宏，成立，刘合祥江苏大学电气信息工程学院，江苏镇江212013何在一个完整的测试方案中把不同的测试方法结合起来??即采用电荷泵锁相环的全数字可测试性设计DFT法。这种测试方法简单、成本较低，具有较高的开发价值。
图1电荷泵锁相环示意图封装测试技术器VCO.受CP和LF环节产生的控制电压的作用，振荡频率随之作线性变化。其输出信号又再次反馈到PFD，与时钟输入信号进行鉴频鉴相，如此周而复始、循环不已，直至时钟输入信号与压控振荡器VCO的时钟输出信号之间的相位差等于零为止3CPPLL的全数字DFT测试法3.1PLL的功能测试传统的PLL一般是功能测试。而完整的功能测试包括测量数个参量，例如：锁定时间、锁定频率范围等。然而，测量PLL的所有相关参量将会使成本增加，很需要研发成本较低的测试装置及其相应的测试方法。降低测试成本的一种可行方法是把电路分成功能块，然后对不同功能块采取有效的测试方法。对不同的功能块可以设计简单的数据测试，这样就可使用标准的数字测试器本文稍后论述。
3.2鉴频鉴相器PFD测试由于三态PFD是一个数据块，所以可以使用经典测试技术来检测三态PFD，常用的是布尔测试技术。该测试技术，可以简单地对原始时钟输入和输出施加一系列逻辑电平，并且检查原始时钟输出的高电平和低电平值。通常采用以下两种方法驱动测试模式。
使用所谓Adhoc技术来检验装置的功能性；Adhoc技术所标称的是一种无线特定的网络结构，它强调的是多跳、自组识使用自动测试模式生成器来跟踪PFD的具体结构故障。
3.3电荷泵和环路滤波器测试测试电荷泵和环路滤波器所面临的问题有所不同，因为它们处于数字电路和模拟电路的中间部分。电荷泵电路把PFD的逻辑状态转化成一个三态信号，而环路滤波器又把这个三态信号转化为一个模拟电压，因此，不能直接采用经典数字测试技术。为了降低测试装置成本，要求使用少的回路来扩展PLL，这种经扩展的PLL可以生成电荷泵和环路滤波器的一个数字签名特性。
电荷泵把PFD的逻辑状态变成一个三态信号，有以下三种有效状态：逻辑1上升信号为高电平、逻辑0下降信号为高电平和高阻态无信号为高电平。显然，这个电平信号取决于电荷泵的校正特性。然而在某些条件下，它也取决于环路滤波器的校正特性。实际上，在高阻态下，电平值取决于负载条件??亦即取决于环路滤波器元件。所以，可以认为环路滤波器中的故障影响了电平值，因此，有必要处理这一电平信号，使它生成一个电荷泵和环路滤波器模块的签名信号u电荷泵把PFD的一系列连续状态转化成一个三态电平信号。所以可以用一个逻辑值把该三态信号编成两个状态，从而生成一个二进制签名：高阻态为逻辑0，高电平V和低电平ground为逻辑1.从高电平状态过渡到低电平状态必然通过高阻态，反之亦然。因此，通过使用同一逻辑值编码所有的状态，可以保存PFD的一系列连续状态的信息。
如图2所示，使用一个窗口比较器来生成这个签名信号。电路比较了三个反相器和一个与非门。
图2数字签名信号生成器封装测试技术该比较器的阈值取决于反相器G和G的阈值电压th.因此，合理设置这些反相器可以把窗口比较器的阈值调节到期望值。比较器窗口必须足够大，从而使得签名生成器可以正确操作电荷泵节点上的大范围模拟电压。同样，因为阈值电压是无极限的，大的窗口还可以确保容差能够处理信号波动。
另外，签名生成器的输入电容被限制在几百个fF范围之内，相比之下滤波器的电容完全可以忽略用了这种签名生成器，就可简化布尔测试技术，以检查电荷泵和环路滤波器是否正常工作。具体方法为：在电荷泵的输入端施加对应于三个有效状态的数字测试模式，对比分析窗口比较器生成的数字签名和黄金分割数字签名，以经济性地、简便地保存PFD的一系列连续状态的数据值。
3.4压控振荡器VCO测试因为VCO存在的问题与电荷泵和环路滤波器相同，它处于模拟部分和数字部分之间，所以不能直接使用经典的测试技术。现提出改善DFT测试特性的措施，从而可以进行全数字化测试。基本思路是改变原始的VCO，使它在测试模式中可以作为数字结构操作。具体步骤是，首先使用VCO结构的简单分析来定义DFT结构，由图3所示，基于经典环节振荡器的VCO的结构是增益级和延迟控制元件的结合。模拟电路中的增益级相当于数字电路中的反相器。
首先从数字技术的观点看，可以把VCO看成反相器和延迟控制元件的结合。其次，改变内部结图3原始VCO与重构VCO结构比较示意图构，从而使VCO在测试模式中可以作为反相器链。
然后，需要打开振荡器的回路，重新把结果浮点连接到控制级的输出点。这种DFT测试装置包括增加的两个附加开关。根据测试信号值，重构VCO使它或者作为一个延迟控制环路振荡器测试方式信号为0，或者作为一个反相器系列的器件测试方式信号为1.
IC测试技术的观点看，在简单布尔测试模式中使用重构VCO的数字特性，技术优势。在布尔测试模式中，所研究的VCO对应一组9个反相器反相器的个数一般为奇数，测试逻辑功能就可简化为在输入端施加逻辑0，在输出端得到逻辑1，反之亦然。显然，这种测试方法不但实现起来非常简单，而且不需要复杂的测试设备。
4一种DFT全数字测试方案4.1测试方案的步骤封装测试技术步：在CPPLL中插入DFT元件。这样，可以对不同的模块定义非常简单的布尔测试。然而，在一个经典的综合PLL结构中，只有PFD输入和VCO输出是外部管脚。为了运用单独的模块测试方法，必须为其它输入、输出提供路径。一种可行方法是把不同的测试结合起来，使它们变成一个完整的方法。
第二步：为CPPLL定义一个包括附加DFT特性的新结构，分为以下两道工序实现：在功能模式中，CPPLL执行它的原始功能。
在测试模式中，CPPLL变成一个新的结构，可以施加简单的数字测试。
本文所提出的方案源自于几种观测。首先，在测试模式中，重构VCO的功能主要是反相功能。这种功能非常简单。因此提供的VCO输入应该是可控的，而VCO输出亦为可控。事实上，在输出端输出一个逻辑0，相当在输入端输入一个逻辑1，反之亦然。这就意味着可以通过VCO模块达到时钟输出，即PFD输入的可控性。因此，可通过VCO模块对PFD施加一个测试模块。
此外，对于PFD的任何一个有效的测试模式，时钟输入都至少包含一个逻辑1和一个逻辑0.通过VCO模块，运用这样一个测试模式来检验重构VCO的功能性。一个VCO故障会使PFD输入端发生一个故障，而这个故障会通过PFD传播。因此，与通过VCO模块实现PFD的可控性一样，可以通过PFD模块实现VCO的可控性。在这些条件下，使用一个简单的布尔测试同时检测VCO和PFD模块，控制电压和时钟输入作为测试激励，PFD输出的高电平和低电平作为测试响应观测。
然后，在这个方法中加入电荷泵和环路滤波器测试。PFD的任何有效测试模式都会至少生成一次三种可能的有效状态。因为PFD输出对应于电荷泵的输入，对PFD施加这种测试模式导致对电荷泵及环路滤波器模块采用有效测试模式。换言之，就是可以通过PFD模块得到电荷泵和环路滤波器的测试激励。
对于测试响应观测，分析窗口比较器生成的数字签名信号可以很容易验证电荷泵和环路滤波器模块。如果PFD和电荷泵回路的连接完整，那么这个签名特性同样是VCO和PFD测试响应特性。在这种情况下，只观察数字签名信号对于整个CPPLL的测试也就足够了。
4.2该测试方案的特点①为PFD开发了一个数字测试模式；②使用控制电压和时钟输入对CPPLL应用测试模式；③通过数字二进制签名信号生成器观测测试结果。
执行上述方案需要新的CPPLL结构，所提出方案结构如图4所示。由图可见，采用一个重构VCO代替原始的VCO，同时插入了一个窗口比较器以生成CPPLL签名信号。该结构还包含了一个开关、一个多路转换器和两个附加管脚：测试模式管脚用来控制测试模式，另外用一个控制电压管脚用来提供VCO输入的可控性。多路转换器可在测试模式中VCO的输出管脚时钟输出上观察到PLL签名特性。环路滤波器和VCO之间的附加可控双向开关在测试模式中会断开反馈回路。
图4全数字锁相环测试方案封装测试技术5结束语本文提出的全数字DFT测试方法的主要优点是测试步骤非常简单。只要通过一个简单布尔测试就能测试整个PLL，不仅速度快，而且很容易在一个标准测试器上实现。总之，该DFT测试方法可以提高CPPLL的测试批量并且降低测试成本。
［4］成立，王振宇，高平，等。VLSI电路可测性设计技术及其应用综述［J］。半导体技术，2004，295：20－24.
［5］张文彬。100MC锁相环压控振荡器电路设计［J］。数字通［6］王兆安，杨军，刘进军。谐波抑制和无功功率补偿［M］。
北京：机械工业出版社，1998.
范木红1980－女，吉林省白山市人，在读硕士研究生，研究方向为IC制造技术、测试技术；成立1952－男，江苏省如皋县人，工学硕士学位，现任江苏大学教授，电子信息工程系副主任，研究方向为电子信息技术及BiCMOS技术，共有12项成果获部、省、市厅级科技进步奖或教学成果奖，出版专著或教材共6部，已发表研究论文106篇；刘合祥1973－男，山东省高唐县人，在读硕士研究生，研究方向为电力电子技术应用。
Ti的氧化且使靶表面的氧化层得到充分清除；5改自转为公转，减低溅射对单一片子的影响，提高一致性。
按照上述改进进行实验，结果表明：分片后金表2三次实验结果批次片号划片后状态烧结N剪切力剪切力实验后检查备注完好很难撕下GaAs断面完好很难撕下GaAs断面完好很难撕下GaAs断面完好很难撕下GaAs断面完好很难撕下GaAs断面完好很难撕下GaAs断面属已不再脱落都很难撕下；背面金属剪切力彻底摆脱了临界状态，所有管芯剪切力均在8.5kg以上，远大于5kg的考核要求。相同条件下连续三次实验，结果重复，完全满足考核要求见表2.
5结束语上述工艺属新工艺，加上工艺较长，影响工艺的环节较多，初的实验结果并不理想，出现背面金属脱落和剪切力不够等问题；通过对各工艺步骤及细节的全面分析，终解决了背面金属脱落问题，并使芯片剪切力大于8.5kg，远大于5kg的考核要求。
［1］高能武，陆吟泉，秦跃利等，TiW－Au金属化结构的金属剥离问题［J］。电子元件与材料，2000，193：41－43.
［2］高能武，秦跃利，谢飞等，AlN基片的薄膜金属化［J］。
韩建栋1967－男，工程师，1989年毕业于电子科技大学，自1989年起一直从事半导体器件研制工作。
上接第30页封装测试技术
QQ交流群
