陕西科技大学电气学院 甄伟 郑恩让 阐述了嵌入式火箭伺服机构的控制原理，对火箭伺服机构嵌入式智能控制器进行了研究，提出了硬件实现的总体设计结构。对于此设计中的微处理器单元电路元器件的选择，元器件的连接方法进行了较为详细的论述。
1 嵌入式导弹伺服机构组成和工作原理 传统火箭伺服机构的输入指令来源于弹载计算机，且整个系统的传输信号均为模拟信号。而嵌入式火箭伺服机构由控制器和执行机构两大部分组成，结构简洁，智能化程度高，可以作为一个自治的节点挂接火箭控制系统总线上。 为了实现总线式火箭控制，我们设计的控制器是基于CAN总线的数字式伺服机构控制器。其原理框图如图1所示。[IMG=图1 基于CAN总线的数字式火箭伺服机构控制器原理框图]/uploadpic/THESIS/2007/11/2007111615181399480U.jpg[/IMG]图1 基于CAN总线的数字式火箭伺服机构控制器原理框图 嵌入式控制器起到了通信接口、数据采集与处理等作用，是总线型数字式伺服机构的核心。其工作原理如下： CAN总线通讯模块从CAN总线上接受到指令信号，将其送入ARM微处理器，经过微处理器的解码运算，输出数字量信号，经过D/A和V/I转换输出指令电流给舵机，舵机将此信号放大，通过联动装置带动燃气舵转动，这时燃气流经过偏转了的舵面时，就对火箭产生了一个控制力矩，从而消除火箭飞行的姿态偏差。在燃气舵偏转的同时，固定其轴上的舵电位计的电刷也随之转动，从而输出与舵偏角大小成比例的电信号作为舵反馈信号，经A/D转换后送入微处理器，与来自CAN总线的指令信号综合后共同控制舵机的动作。另外，舵电位计有两个电限动触点，以限制燃气舵在一定的范围内工作，当电限动触点接通时，给微处理器一数字量输入，微处理器控制舵机的转角不再增加。 由上述的介绍可知，火箭伺服机构控制器应该具备以下几种主要功能: （1）具有CAN总线通信能力。这是对控制器最基本的要求。因为总线式火箭控制系统的数据传输是通过CAN总线实现的，所以控制器必须具备总线通信能力，并且能够保证通讯的速率、误码率、通讯距离在要求的范围之内。 （2）具有AI/AO功能。AI即数据采集功能，对舵电位计的反馈电压进行实时采样，与来自总线的指令信号进行综合，共同控制舵机动作。而且要求舵机动作及时、平稳。AO即模拟量输出，在此要求输出对舵机的控制指令电压，经电压电流转换输出指令电流。 （3）具有DI/DO功能。数字量输入接收舵电位计电限动触电反馈信号，然后给微处理器一中断请求，微处理器响应该中断，控制输出的指令电流不再增加，使燃气舵偏角不再增大，而在最大偏角附近抖动。 （4）具有数据处理功能。控制器从总线上接收到的是CAN协议格式的信号，需要控制器进行解码，再与舵电位计的反馈信号进行求差运算，然后按一定的控制策略将此控制量转换成相应的电信号送至执行机构，对舵机实施控制。 （5）具有通用串行通信接口。考虑到控制器的调试以及与上位机的通信要求，通用串口（RS232,RS422等）还是不可缺少的。
2 控制器的硬件总体结构设计 伺服机构控制器的硬件总体结构如图2所示。它是以一个32位的ARM微处理器为核心，具备数据采集，对象控制、数据通信等功能的完整系统。[IMG=图2 伺服机构控制器硬件组成结构图]/uploadpic/THESIS/2007/11/20071116152013378969.jpg[/IMG]图2 伺服机构控制器硬件组成结构图
3 微处理器单元电路设计3.1 微处理器结构及特性 控制器采用的微处理器是Philips公司的LPC2292芯片，其内部结构如图3所示。LPC2292是基于一个支持实时仿真和跟踪的16/32位ARM7TDMI -STM CPU，并带有256kB的嵌入高速Flash存储器。128位宽度的存储器接口和独特的加速结构使32位代码能够在最大时钟速率下运行。对代码规模有严格控制的应用可使用16位Thumb模式将代码规模降低超过30%，而性能的损失却很小。[IMG=图3 LPC2292内部结构框图]/uploadpic/THESIS/2007/11/2007111615213562066U.jpg[/IMG]图3 LPC2292内部结构框图 由于LPC2292的144脚封装、极低的功耗、多个32位定时器、8路10位ADC、2路CAN、PWM通道以及多达9个外部中断使它们特别适用于
汽车、工业控制应用以及医疗系统和容错维护总线。LPC2292包含76（使用了外部存储器）～112（单片）个GPIO口。由于内置了宽范围的串行通信接口，它们也非常适合于通信网关、协议转换器以及其它各种类型的应用。[IMG=图4 LPC2292微处理器口资源分配图]/uploadpic/THESIS/2007/11/2007111615230122220K.jpg[/IMG]图4 LPC2292微处理器口资源分配图3.2 系统复位（RESET）电路 任何微处理器都是通过可靠复位之后才有序执行应用程序。同时，复位电路也是容易受噪声干扰的敏感部位之一。因此，复位电路设计要求有两个：一要保证整个电路可靠复位；二要有一定的抗干扰能力。 系统复位模块提供给LPC2292启动信号，是整个系统运行的开端。复位模块接线原理图如图5所示。LPC2292有2个复位源：RESET管脚和看门狗复位。RESET管脚是一个施密特触发输入管脚，带有附加的干扰滤波器。任何复位源所导致的芯片复位都会启动唤醒定时器复位状态将一直保持到外部复位撤除，振荡器开始运行。振荡器运行经过固定数目的时钟后，Flash控制器完成其初始化。[IMG=图5 复位模块接线原理图]/uploadpic/THESIS/2007/11/2007111615261584882E.jpg[/IMG]图5 复位模块接线原理图 当内部复位撤除后，处理器从复位向量地址0开始执行。此时所有的处理器和外设寄存器都被初始化为预设的值。 唤醒定时器的用途是确保振荡器和其它芯片操作所需要的模拟功能在处理器能够执行指令之前完全正常工作。这在上电、各种类型的复位以及任何原因所导致上述功能被关闭的情况下非常重要。由于振荡器和其它功能在掉电模式下关闭，因此将处理器从掉电模式中唤醒就要利用唤醒定时器。 唤醒定时器监视晶体振荡器是否可以安全地开始执行代码。当芯片上电时，或某些事件导致芯片退出掉电模式时，振荡器需要一定的时间以产生足够振幅的信号驱动时钟逻辑。时间的长度取决于许多因素，包括VDD上升速度（上电时）、晶振的类型及电气特性（如果使用
石英晶体）以及其它外部电路（例如：电容）和外部环境下振荡器自身的特性。3.3 调试接口（JTAG） JTAG（Joint Test Action Group）是IEEE的标准规范，ARM7TDMI内部提供了3个JTAG型的扫描链，可以进行调试和配置嵌入式的ICE-RT逻辑。JTAG接口接线图如图6所示。[IMG=图6 JTAG调试接口接线图]/uploadpic/THESIS/2007/11/2007111615231794257Z.jpg[/IMG] 图6 JTAG调试接口接线图 JTAG仿真器也称为JTAG调试器，是通过ARM芯片上的JTAG边界扫描口进行调试的设备。它可以通过现有的JTAG边界扫描与ARM CPU核进行通讯，属于完全非插入式（不占用片上资源）调试。它无需目标存储器，不占用目标系统的任何端口，而且是普通的驻留监测软件所必须的。另外，JTAG调试的目标程序是在目标板上执行，仿真更接近于目标硬件，因此，仿真结果与真实的运行环境更为接近，所以逐渐成为目前采用最多的一种调试方式。 由于LPC2292芯片中集成有JTAG信号，引出这些信号线在板上扩出JTAG口，即可与JTAG调试器进行通信。
4 总结 本文研究了火箭伺服机构嵌入式智能控制器的硬件设计。提出了嵌入式导弹伺服结构的总体方案,分析了导弹伺服控制器的功能需求，并以此为起点，较为详细地在控制器的微处理器单元电路方面进行了讨论，在工程实践应用上具有一定的价值。第二届伺服与运动控制论坛论文集第三届伺服与运动控制论坛论文集
QQ交流群
